Si informano gli studenti del corso di Laurea in Ingegneria Elettronica e Laurea Magistrale in Electronics Engineering che presso STMicroelectronics, sede di Catania, è possibile svolgere attività di tirocinio/tesi nei seguenti ambiti:

• SystemVerilog Structural Netlist approach for Real Number Modeling: new techniques to develop Analog SystemVerilog Models from existing schematic netlist
• SystemVerilog Structural Netlist approach for Real Number Modeling: new techniques to validate Analog SystemVerilog Models from real spice behavior
• Advance trimming strategy on analog high-precision circuit applications
• Self-Assembled Approach for SystemVerilog Real Number Models Design using Machine Learning Methodologies

Maggiori informazioni sulle suddette attività e sui prerequisiti richiesti sono disponibili nei rispettivi documenti allegati.

ST riconosce allo studente un rimborso spese mensile come di seguito descritto:

•     Tirocinio curriculare per conseguire la laurea triennale : 500€/mese
•     Tirocinio curriculare/tesi per conseguire la laurea magistrale : 800€/mese

I tirocinanti potranno usufruire, inoltre, gratuitamente della mensa e dei trasporti aziendali.

Gli studenti interessati devono inviare il proprio CV a: giuseppe-hr.finocchiaro@st.com e angelo.ciccazzo@st.com